感謝IT家庭用戶(hù)OC_Formula和華南吳彥祖的線(xiàn)索傳遞！

最近幾天，據(jù)國(guó)外媒體報(bào)道，CXL聯(lián)盟在全行業(yè)的支持下，發(fā)布了其Compute eXpress Link規(guī)范的3.0版本，將數(shù)據(jù)中心內(nèi)存系統(tǒng)的帶寬提高一倍。

CXL 3.0使用最新版本的PCI Express PCIe 6.0，數(shù)據(jù)速率翻倍至64GT/s，與CXL 2.0相比沒(méi)有增加延遲，并增加了點(diǎn)對(duì)點(diǎn)的內(nèi)存互聯(lián)Avery Design Systems推出了驗(yàn)證IP，而Synopsys和Cadence Design Systems擁有支持新規(guī)范的控制器IP這使得內(nèi)存組合可以輕松地添加到數(shù)據(jù)中心服務(wù)器中，以支持機(jī)器學(xué)習(xí)和人工智能增加的內(nèi)存需求，以及CPU，GPU和專(zhuān)用AI加速器芯片的組合

ARM，Intel，Marvell，Rambus和三星電子，以及內(nèi)存制造商SK hynix和Micron以及測(cè)試設(shè)備制造商Teledyne LeCroy也在支持這項(xiàng)技術(shù)。

CXL作為一種開(kāi)放的互連協(xié)議，可以實(shí)現(xiàn)CPU與GPU，F(xiàn)PGA或其他加速器之間的高速高效互連，滿(mǎn)足當(dāng)今高性能異構(gòu)計(jì)算的要求，提供更高的帶寬和更好的內(nèi)存一致性。

在CXL 3.0規(guī)范中，引入了結(jié)構(gòu)化功能和管理，改進(jìn)的內(nèi)存池，增強(qiáng)的一致性和對(duì)等通信數(shù)據(jù)傳輸速率翻倍至64 GT/s，與CXL 2.0相比，并沒(méi)有增加延遲向后兼容CXL 2.0，CXL 1.1和CXL 1.0規(guī)范

CXL 3.0規(guī)范的新功能解決了需要更高帶寬，可擴(kuò)展性和安全性的高性能計(jì)算應(yīng)用中的數(shù)據(jù)密集型工作負(fù)載作為CXL聯(lián)盟的積極貢獻(xiàn)者，新思科技已經(jīng)使領(lǐng)先的客戶(hù)能夠集成標(biāo)準(zhǔn)的新思科技CXL 3.0 PHY，控制器，IDE安全模塊和驗(yàn)證IP，幫助他們盡快開(kāi)始他們的先進(jìn)芯片設(shè)計(jì)，新思科技解決方案集團(tuán)營(yíng)銷(xiāo)和戰(zhàn)略高級(jí)副總裁John Koeter表示

CXL Alliance總裁Siamak Tavallaei表示:現(xiàn)代數(shù)據(jù)中心需要異構(gòu)和可組合的架構(gòu)來(lái)支持人工智能和機(jī)器學(xué)習(xí)等應(yīng)用的計(jì)算密集型工作負(fù)載——我們將繼續(xù)開(kāi)發(fā)CXL技術(shù)，以滿(mǎn)足行業(yè)需求CXL 3.0規(guī)范由我們的專(zhuān)業(yè)技術(shù)工作組成員開(kāi)發(fā)，將在可組合分解基礎(chǔ)設(shè)施中實(shí)現(xiàn)一種新的使用模式