如果您希望可以時(shí)常見面，歡迎標(biāo)星收藏哦~

CXL 數(shù)據(jù)協(xié)議對(duì)于滿足當(dāng)今數(shù)據(jù)中心的互連需求至關(guān)重要。了解該協(xié)議的關(guān)鍵要素和優(yōu)點(diǎn)，以及 CXL 版本 3.0 中的新增功能。

工程涉及到權(quán)衡——性能與成本、專有與開源、效率與靈活性。這些二分法同樣適用于數(shù)據(jù)中心計(jì)算技術(shù)，從基礎(chǔ)設(shè)施到將數(shù)據(jù)中心連接在一起的互連。

有兩種相互競爭的理念持續(xù)存在:集成與模塊化。與使用不同供應(yīng)商的模塊生產(chǎn)功能系統(tǒng)相比，集成具有獨(dú)特的優(yōu)點(diǎn)和挑戰(zhàn)。

另一方面，開源協(xié)作可以實(shí)現(xiàn)共享技術(shù)創(chuàng)新，但面臨著削減可盈利、可授權(quán)專利的風(fēng)險(xiǎn)。傳統(tǒng)上，科技公司都處于這種哲學(xué)鴻溝的任何一邊。

Compute Express Link 是由CXL 聯(lián)盟創(chuàng)建的數(shù)據(jù)協(xié)議，試圖彌合集成方法和開源協(xié)作之間的差距。通過在處理器、內(nèi)存緩沖區(qū)和加速器之間提供開放標(biāo)準(zhǔn)的緩存一致性鏈接，CXL 使由不同供應(yīng)商的可互操作元素組成的數(shù)據(jù)中心結(jié)構(gòu)能夠自由共享資源，以解決棘手的計(jì)算問題。

該協(xié)議可實(shí)現(xiàn)資源共享，從而有效處理新興處理密集型技術(shù)生成的 PB 級(jí)數(shù)據(jù)。如果 CXL 成為行業(yè)標(biāo)準(zhǔn)，它將改變數(shù)據(jù)中心支持自動(dòng)化智能、機(jī)器學(xué)習(xí)、邊緣計(jì)算等新興技術(shù)的方式。

CXL 是一種相對(duì)較新的接口技術(shù)，它使用外圍組件互連 Express 的物理電氣層，但它具有自己獨(dú)特的鏈路和傳輸層協(xié)議。CXL 通過利用替代協(xié)議協(xié)商(PCIe 5.0 中引入的一項(xiàng)功能)來實(shí)現(xiàn)此目的。

新協(xié)議為計(jì)算加速器和內(nèi)存緩沖區(qū)提供高帶寬、低延遲的鏈接。在某種程度上，CXL 是專為高性能計(jì)算應(yīng)用而定制的 PCIe 的一個(gè)子類型或升級(jí)版。CXL 鏈路有助于 CPU 和專用端點(diǎn)硬件之間的資源池，以處理特定于流程的工作負(fù)載，同時(shí)使用相同熟悉的 PCIe 設(shè)備外形規(guī)格。

CXL 聯(lián)盟是一個(gè)行業(yè)支持的開放標(biāo)準(zhǔn)開發(fā)組織，由來自技術(shù)行業(yè)的數(shù)十家成員公司組成。成員包括半導(dǎo)體、內(nèi)存、數(shù)據(jù)中心網(wǎng)絡(luò)以及測(cè)試和測(cè)量行業(yè)的知名人士。與 PCI-SIG 和 USB-IF 等類似標(biāo)準(zhǔn)機(jī)構(gòu)一樣，CXL 聯(lián)盟的成員公司致力于定義一個(gè)接口，使主機(jī)和端點(diǎn)設(shè)備能夠無縫協(xié)作。

CXL 具有三個(gè)主要協(xié)議。所有 CXL 設(shè)備都需要CXL.io ，它像 PCIe 事務(wù)層一樣處理發(fā)現(xiàn)、配置和中斷。

CXL.cache使 CXL 加速器能夠訪問 CPU 內(nèi)存，以確保板載緩存一致，這對(duì)于兩個(gè)設(shè)備共享計(jì)算資源是必要的，如圖 1 所示。CXL.memory允許內(nèi)存擴(kuò)展設(shè)備，增加可用的持久內(nèi)存，它以接近 DRAM 的速度運(yùn)行，具有類似 NAND 的非易失性，如圖 2 所示。

CXL 設(shè)備具有三種類型:

• 類型 1 設(shè)備是僅具有 CXL.cache 功能的硬件加速器。

• 類型2 設(shè)備是帶有板載內(nèi)存的加速器，具有 CXL.memory 和 CXL.cache。

• 類型 3 設(shè)備是僅具有 CXL.memory 的內(nèi)存擴(kuò)展。

圖1。CXL.cache 允許主機(jī)和加速設(shè)備之間共享緩存

圖2 . CXL.memory 允許主機(jī)訪問連接的內(nèi)存緩沖設(shè)備上的內(nèi)存

CXL 的主要目標(biāo)是實(shí)現(xiàn)數(shù)據(jù)中心容量擴(kuò)展，以滿足新興技術(shù)不斷增長的工作負(fù)載需求。CXL 的獨(dú)特創(chuàng)新通過共享內(nèi)存和處理資源，同時(shí)保持低延遲的一致性，使分解復(fù)雜的計(jì)算任務(wù)變得更加可行和高效。

CXL 受益于現(xiàn)有的物理層基礎(chǔ)設(shè)施，建立在數(shù)十年的 PCI-SIG 創(chuàng)新和行業(yè)熟悉度之上，但通過簡化設(shè)備之間的通信來減少延遲。PCIe 支持多種用例和跨通道的可變負(fù)載長度。

每個(gè)事務(wù)都需要主機(jī)和端點(diǎn)之間的開銷通信來傳達(dá)有效負(fù)載的長度和其他事務(wù)細(xì)節(jié)。CXL 通過使用固定的 528 位流控制單元 消除了額外的開銷:四個(gè) 16 字節(jié)時(shí)隙加兩個(gè)循環(huán)冗余校驗(yàn) (CRC) 字節(jié)。

CXL 使用 PCIe 的 Flex Bus，這意味著 CXL 設(shè)備適合 PCIe 插槽。如果 CPU 或端點(diǎn)設(shè)備不支持 CXL，設(shè)備將默認(rèn)為 PCIe 操作。

自 2019 年推出以來，CXL 的開發(fā)在實(shí)現(xiàn)完整計(jì)算結(jié)構(gòu)和分解計(jì)算的目標(biāo)方面取得了穩(wěn)步進(jìn)展。CXL 1.1 一次僅支持一種設(shè)備/主機(jī)關(guān)系。

CXL 2.0 引入了支持最多 16 個(gè)主機(jī)同時(shí)訪問內(nèi)存和交換不同部分的能力，允許 CPU 根據(jù)需要訪問其他設(shè)備，從而使資源池更加靈活。

CXL 3.0 增加了點(diǎn)對(duì)點(diǎn)內(nèi)存訪問和多層交換，從而擴(kuò)大了對(duì)分解計(jì)算的范圍和支持。CXL 3.0 還允許 CXL 在 PCIe 6.0 硬件上匹配 PCIe 6.0 速度，而且還支持與以前的 CXL 協(xié)議和 PCIe 硬件的向后兼容性。

也許最重要的是，CXL 3.0 引入了結(jié)構(gòu)功能，將標(biāo)準(zhǔn)從傳統(tǒng)的樹形拓?fù)渲薪夥懦鰜怼，F(xiàn)在，多達(dá) 4,096 個(gè)節(jié)點(diǎn)可以相互通信，從而創(chuàng)建一個(gè)復(fù)雜的資源共享處理器網(wǎng)絡(luò)。CXL 3.0 功能的選擇列表如圖 3 所示。

圖3 . CXL 具有跨代特征

CXL 從快速 PCIe 替代方案發(fā)展為多層、高度靈活的鏈路網(wǎng)絡(luò)，使該標(biāo)準(zhǔn)進(jìn)一步成為可組合、可擴(kuò)展的計(jì)算結(jié)構(gòu)。結(jié)構(gòu)是系統(tǒng)中相互連接的節(jié)點(diǎn)，可以與其他節(jié)點(diǎn)進(jìn)行交互并更快、更高效地完成工作，而不是受到傳統(tǒng)的基于樹的架構(gòu)的限制。

數(shù)據(jù)中心也朝著類似的方向發(fā)展，將處理從單一服務(wù)器系統(tǒng)分解為采用鏈路交換機(jī)網(wǎng)絡(luò)，從而允許資源池化。一些行業(yè)正在采用邊緣計(jì)算，以使處理更接近數(shù)據(jù)源。

現(xiàn)在，工業(yè) 4.0、人工智能、機(jī)器學(xué)習(xí)和其他新技術(shù)給數(shù)據(jù)中心帶來了前所未有的負(fù)載，從芯片設(shè)計(jì)師到系統(tǒng)集成商，每個(gè)人都必須重新思考數(shù)據(jù)的傳輸、通信和處理方式。

CXL給數(shù)據(jù)中心帶來的最重要的元素是資源池。允許 CPU 訪問其他專用資源來完成復(fù)雜的計(jì)算是高效、去中心化設(shè)計(jì)理念的關(guān)鍵。

CXL 3.0 包括多級(jí)交換、多頭和結(jié)構(gòu)連接設(shè)備、增強(qiáng)的結(jié)構(gòu)管理和可組合的分解基礎(chǔ)設(shè)施等新功能，這使得該標(biāo)準(zhǔn)能夠成為編織結(jié)構(gòu)的鏈路或主線。數(shù)據(jù)中心在一起。

纜和光纜以及收發(fā)器，但 CXL 以獨(dú)特的方式為元件之間的通信提供了價(jià)值。

圖4 . 支持 CXL 3.0 的交換矩陣數(shù)據(jù)中心架構(gòu)示例

數(shù)據(jù)標(biāo)準(zhǔn)游戲的另一個(gè)新成員是通用 Chiplet Interconnect Express ，它將可組合性降低到了集成電路級(jí)別。UCIe 和 CXL 與鎖定、專有片上系統(tǒng)的趨勢(shì)相反，都采用模塊化和靈活性。

但隨著技術(shù)趨勢(shì)變得更加離散和模塊化，驗(yàn)證組件是否完美地協(xié)同工作可能會(huì)變得更加困難。

模塊化意味著符合定義的互操作性要求。此類系統(tǒng)中的每個(gè)模塊都必須與該系統(tǒng)中的任何其他模塊無縫協(xié)作，無論是誰設(shè)計(jì)或制造的。標(biāo)準(zhǔn)的驗(yàn)證和合規(guī)性成為重要的測(cè)試，以確保每個(gè)供應(yīng)商的產(chǎn)品能夠與其他所有設(shè)備良好配合。

合規(guī)性測(cè)試帶來了挑戰(zhàn)。盡管 CXL 建立在 PCIe 互連和電氣構(gòu)建塊之上，但即使是經(jīng)驗(yàn)豐富的 PCIe 開發(fā)人員在設(shè)計(jì)和驗(yàn)證其 CXL 設(shè)備時(shí)也需要小心。

需要注意的一個(gè)潛在問題與 CXL 如何減少延遲有關(guān)。CXL 傳輸做出 PCIe 沒有的假設(shè)，從而在主機(jī)和設(shè)備之間的通信過程中縮短傳輸時(shí)間并減少開銷。因此，flit 中可能會(huì)丟失重要信息，這些信息對(duì)于調(diào)試問題至關(guān)重要，并且是開發(fā)人員在 PCIe 傳輸中期望的信息。與 PCIe 相比，CXL 重試通常會(huì)丟失可以幫助開發(fā)人員調(diào)試的信息。

維持不同緩存之間的一致性會(huì)產(chǎn)生窺探操作和數(shù)據(jù)復(fù)制的開銷。CXL 規(guī)范建議使用基于偏差的一致性模型，以減輕對(duì)過多窺探操作的需求。然而，系統(tǒng)可能會(huì)掩蓋有關(guān)偏見的不當(dāng)行為。

雖然可以進(jìn)行內(nèi)存訪問并保持一致性，但如果系統(tǒng)沒有正確遵循偏差規(guī)則，則可能會(huì)產(chǎn)生不必要的開銷。分析和檢測(cè)有關(guān)偏差的不當(dāng)行為可以產(chǎn)生重要的見解，從而提高系統(tǒng)性能并減少延遲。由于 CXL 器件存在這些問題和其他潛在問題，專用測(cè)試軟件對(duì)于學(xué)習(xí)調(diào)試和驗(yàn)證 CXL 器件性能的開發(fā)人員來說可能會(huì)派上用場。

CXL 界面象征著當(dāng)今科技世界的多種趨勢(shì)。CXL 是朝著分解和模塊化設(shè)計(jì)邁出的一步，但它同樣代表了協(xié)作解決大型任務(wù)的重要性。CXL 使多個(gè)設(shè)備能夠協(xié)同處理復(fù)雜的計(jì)算，自由共享資源以處理數(shù)據(jù)密集型行業(yè)生成的 PB 級(jí)數(shù)據(jù)。

作為一種開源標(biāo)準(zhǔn)，CXL 是通信、信號(hào)處理以及測(cè)試和測(cè)量行業(yè)中最聰明的人才共同努力解決社會(huì)不斷增長的數(shù)據(jù)需求的產(chǎn)物。盡管他們可能來自競爭對(duì)手的公司，但這些工程師開發(fā)了一個(gè)標(biāo)準(zhǔn)，確保他們的產(chǎn)品能夠互操作以提高數(shù)據(jù)中心的容量。

可能還需要幾年和更多代的 CXL 標(biāo)準(zhǔn)才能看到它對(duì)數(shù)據(jù)中心行業(yè)的全面影響，但可以肯定地說，CXL 將在即將到來的數(shù)據(jù)革命中發(fā)揮重要作用。

點(diǎn)這里加關(guān)注，鎖定更多原創(chuàng)內(nèi)容

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第3705期內(nèi)容，歡迎關(guān)注。

『半導(dǎo)體第一垂直媒體』

實(shí)時(shí) 專業(yè) 原創(chuàng) 深度

公眾號(hào)ID:icbank

喜歡我們的內(nèi)容就點(diǎn)“在看”分享給小伙伴哦